精密电阻在集成电路设计中应用最广泛的电路结构之一，可以说是电流反射镜(CM)。该电路为二端口电路，对输入电流IREF进行处理，根据公式生成输出电流IOUT，其中k为放大(或镜像)系数。描述了一个简单CM的BD配置。显然，使用体积驱动晶体管可以设计更复杂的CM结构。两个MOS器件M1和M2的散装端子连接在一起并连接到输入支路。栅极端子由静态电压Vbias偏置。在输入端，电压降VBS是由输入参考电流流产生的。该电压也通过M2的散端作用于输出支路。因此，采用容积驱动方式，根据式(3)调制输出电流。
精密电阻在集成电路中，MOS晶体管通常由其栅电位控制。然而，流过器件的电流也可以通过大容量源电压VBS进行调制，通常认为这是一种寄生效应，并可能引入不希望的体跨导gmb。在BD设计方法中，输入信号应用于晶体管体，同时偏置电压连接到栅极，以便在源极和漏极之间建立通道。如果保持一个恒定的vg作为偏置电压，并将输入信号施加到体电极上，那么就可以获得类似jfet的晶体管行为。换句话说，反转通道宽度是根据施加到体块上的电压调制的。使用体积作为信号输入可显著降低MOS晶体管克服阈值电压的需要。
精密电阻设计集成电路在阈值电压VTH中嵌入了VBS对漏极电流的影响。MOS晶体管的阈值电压可以用式(3)表示。它也是gm/ID、IC和体驱动设计方法之间非常重要的环节。然而，最后一个缺点可以通过降低电源电压低于PN结的阈值电压或使用昂贵的绝缘体上硅(SOI)制造工艺来有效地缓解。这一步骤将防止寄生的双极型晶体管在基片中的接通。使用体积驱动方法的基本模拟IC构建块的设计范例和电路拓扑。所描述的块已经通过标准CMOS纳米技术和芯片原型的测量评估被硅证明。
