高精密电阻器对于很多低压设备来说非常重要，目前标准CMOS技术中使用的低压设计技术和方法的调查没有额外的过程步骤被提出。一般来说，高精密电阻器设计低压设计技术可分为两大类:传统方法和非常规方法。非常规方法包括体积驱动BD方法、动态阈值技术、浮门方法、准浮门方法和体积驱动准浮门方法。然而，只有采用体积驱动和动态阈值方法设计的电路可以在标准CMOS技术中实现，而无需修改制造工艺。另一方面，传统的电路技术，如轨到轨输入输出工作范围电路、工作在亚阈值区域的MOS晶体管、电平移频技术或自级联码结构的MOS晶体管，是低压集成电路设计中常用的方法。
高精密电阻器设计电路由于只有采用体积驱动方法设计的电路才能在纯CMOS技术中实现，所以在本章中，将重点讨论这种低压电路设计技术。在这一章的最后，一些实验和硅证明模拟/混合信号电路的例子设计的BD方法。解释MOS晶体管的操作区域是至关重要的，因为这是模拟IC设计最重要的方面。高精密电阻器设计优化的IC设计的特点是功耗最小，硅面积最小，有足够的频响、增益等电路指标。使用特低电源电压的系统的模拟和混合信号电路设计过程，即使是经验丰富的电路设计人员也会面临额外的挑战。
高精密电阻器设计低电压所带来的问题，会对一些设计考虑、电路属性和可能的设计选项产生负面影响。首先也是最重要的是，MOS晶体管工作的反转能级有很大的限制。这导致了晶体管参数之间更高的不匹配，指数温度灵敏度，以及操作频率的大幅降低。不能忘记由于大型晶体管补偿低跨导值，高精密电阻器增加的噪声和精确二次效应建模的困难而增加的硅面积要求。以上都是低压/低功耗电路[3]设计及其应用的典型缺点。第二个问题是拓扑问题。它限制了堆叠晶体管的可能数量，以确保它们在饱和区工作。根据定义MOS晶体管亚阈值深度区域饱和电压的理论下限为，其在室温下约为105 mV。但随着反演水平的增加，该值呈平方根趋势。
